Pengenalan Pemrograman VHDL

VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika Serikat dan IEEE mensponsori pengembangan bahasa pemrograman untuk perangkat keras dengan tujuan untuk mengembangkan very high-speed integrated circuit. Sampai saat ini bahasa tersebut tetap digunakan sebagai standar industry untuk desain sistem digital. Selain itu bahasa yang digunakan untuk pemrograman perangkat keras yang digunakan secara luas adalah Verilog. Kedua bahasa tersebut mempunyai kemampuan lebih untuk membuat dan mensimulasikan rangkaian digital yang kompleks. Versi ketiga untuk bahasa HDL adalah ABEL (Advanced Boolean Equation Language) yang mana bahasa ini didesain untuk Programmable Logic Devices (PLD). ABEL mempunyai kemampuan dibawah VHDL serta Verilog dan kurang populer di industry.

Meskipun bahasa ini terlihat seperti bahasa pemrograman konvensional, tetapi ada beberapa perbedaan penting. Bahasa pemrograman HDL bersifat parallel dimana untuk perintah yang berhubungan dengan gerbang logika akan dieksekusi secara parallel, segera setelah input diterima. Program HDL menirukan perilaku secara fisik dari sistem digital. Program ini juga menyediakan penggambungan spesifikasi pewaktuan (gate delay) yang baik seperti membuat penggambungan sistem untuk komponen yang berbeda.

 

1.2 Pentingnya Penggunaan VHDL

Mendesain sebuah rangkaian digital tanpa mengerti dasar gerbang dan flip-flop sangatlah sulit. Secara konvensional mendesain banyak rangkaian gerbang logika dan flip-flop tidak terlepas dari persamaan Bolean, agar didapatkan hasil sebuah rangkaian yang sederhana sehingga lebih efektif.

Teknik mendesain dengan Bolean memerlukan pengkabelan sebuah persamaan untuk masing-masing flip-flop data input dan gerbang. Pembuatan persamaan bolean ini tidak dapat digunakan untuk desain rangkaian yang lebih besar dan memerlukan ribuan gerbang dan Flip-flop karena akan membuat persamaan bolean menjadi rumit.

VHDL adalah kepanjangan dari VHSIC (Very High Speed Integrated Circuits) Hardware Description Language. Pada pertengahan tahun 1980 Departemen Pertahanan Amerika Serikat dan IEEE mensponsori pengembangan bahasa pemrograman untuk perangkat keras dengan tujuan untuk mengembangkan very high-speed integrated circuit. Sampai saat ini bahasa tersebut tetap digunakan sebagai standar industry untuk desain sistem digital. Selain itu bahasa yang digunakan untuk pemrograman perangkat keras yang digunakan secara luas adalah Verilog. Kedua bahasa tersebut mempunyai kemampuan lebih untuk membuat dan mensimulasikan rangkaian digital yang kompleks. Versi ketiga untuk bahasa HDL adalah ABEL (Advanced Boolean Equation Language) yang mana bahasa ini didesain untuk Programmable Logic Devices (PLD). ABEL mempunyai kemampuan dibawah VHDL serta Verilog dan kurang populer di industry.

Meskipun bahasa ini terlihat seperti bahasa pemrograman konvensional, tetapi ada beberapa perbedaan penting. Bahasa pemrograman HDL bersifat parallel dimana untuk perintah yang berhubungan dengan gerbang logika akan dieksekusi secara parallel, segera setelah input diterima. Program HDL menirukan perilaku secara fisik dari sistem digital. Program ini juga menyediakan penggambungan spesifikasi pewaktuan (gate delay) yang baik seperti membuat penggambungan sistem untuk komponen yang berbeda.

1.2 Pentingnya Penggunaan VHDL

Mendesain sebuah rangkaian digital tanpa mengerti dasar gerbang dan flip-flop sangatlah sulit. Secara konvensional mendesain banyak rangkaian gerbang logika dan flip-flop tidak terlepas dari persamaan Bolean, agar didapatkan hasil sebuah rangkaian yang sederhana sehingga lebih efektif.

Teknik mendesain dengan Bolean memerlukan pengkabelan sebuah persamaan untuk masing-masing flip-flop data input dan gerbang. Pembuatan persamaan bolean ini tidak dapat digunakan untuk desain rangkaian yang lebih besar dan memerlukan ribuan gerbang dan Flip-flop karena akan membuat persamaan bolean menjadi rumit.

Gambar 1

Rangkaian Gerbang Logika.

Metode untuk mendesain rangkaian logika setelah menggnakan persamaan Bolean adalah dengan menggunakan skema rangkaian gerbang logika. Mendesain dengan skema ini sangatlah mudah dan jelas karena langsung diketahui hubungan antara gerbang satu dengan yang lainnya. Sebagian besar orang lebih menyukai menggunakan skema ini untuk mendesain rangkaian digital.

Gambar 2

Desain Skema Rangkaian Gerbang Logika

Berikut ini adalah gambaran tahapan pembuatan desain sebuah rangkaian logika dengan menggunakan cara-cara konvensional.

Gambar 3

Tahapan Desain Rangkaian Logika Konvensional.

Dengan adanya bahasa perangkat keras VHDL ini, metode konvensional diatas dapat diminimalkan, sehingga proses desainnya akan lebih ringan dan cepat. Proses tersebut dipaparkan pada gambar dibawah ini.

Gambar 1.4

Tahapan Desain Rangkaian Logika VHDL.

Terlihat seperti pada gambar 1-4 bahwa proses penggunaan persamaan bolean dan skema akan diabaikan dalam mendesain dengan teknologi VHDL ini, dimana desain langsung dideskripsikan melalui program VHDL yang kemudian dimasukkan dalam sebuah IC.